

Soluzione della Prova Scritta di Complementi di Elettronica II

16 Giugno 2014

- 1) Per $V_{DD}=1.2V$ il ritardo caratteristico della tecnologia vale

$$t_{p0} = \frac{2C_{inv1}F(V_T/V_{DD})}{\beta'_n V_{DD}} \simeq 21.2ps$$

dove $\varepsilon=\beta'_n/\beta'_n=1.5$, inoltre, siccome per $V_T=0.45V$ e $V_{DD}=1.0V$, si ha $F(V_T/V_{DD})=3.58$ e la capacità di ingresso dell'invertitore a dimensionamento risulta invece

$$C_{inv1} = (1 + \varepsilon)C_{M1} = 0.533fF \quad C_{M1} = C_{ox}L_{MIN}^2 + 2L_{MIN}C_{GS0} = 0.213fF$$

La capacità di ingresso del circuito coincide con la capacità di ingresso del *gate* NAND, i cui transistori di tipo *n*-MOS hanno dimensionamento pari a due. Nota la topologia del *gate*, la capacità di ingresso risulta

$$C_{in} = (1 + \varepsilon/3)S_{n,NAND}C_{M1} = 0.960fF$$

dove $S_{n,NAND}=3$ è il dimensionamento dei transistori nel *pull-down* del NAND in ingresso.

I *logical effort* sono:

$$g_{nand} = \frac{3 + \varepsilon}{1 + \varepsilon} = 1.8 \quad g_{xnor} = \frac{(2 + 2\varepsilon)}{(1 + \varepsilon)} = 2$$

inoltre i *parasitic effort* sono $p_{nand}=3p_{inv}\simeq 2.7$ e $p_{xnor}=4p_{inv}=3.6$.

- 2) Il *logical effort* del percorso di segnale vale $G=g_{xnor}g_{nand}=3.6$, mentre l'*electrical effort* risulta $H=C_1/C_{in}=36.5$. Il *path effort* complessivo è quindi $F=GHb_x\simeq 131$. Noto $p_{inv}=0.9$, lo *stage effort* ottimo della tecnologia risulta $\rho=2.82 + 0.71p_{inv}=3.46$, quindi il numero ottimo di stadi risulta $\hat{N}=F^{1/3}=3.93$. Scegliamo di usare quattro stadi e dobbiamo quindi aggiungere 2 invertitori. Lo *stage effort* ottimo risulta $\hat{f}=\sqrt[4]{F}=3.38$.

Noto il valore di $\hat{f}$ si possono calcolare dimensionamenti degli stadi:

$$C_{I1} = \frac{C_1}{\hat{f}} = 10.3fF \quad C_{I2} = \frac{C_{I1}}{\hat{f}} = 3.05fF \quad C_{xnor} = \frac{g_{xnor}C_{I2}}{\hat{f}} = 1.80fF$$

dove I1 è l'invertitore che pilota C₁, mentre I2 è quello che lo precede.

Il ritardo complessivo vale quindi:

$$t_p = t_{p0}(4\hat{f} + p_{xnor} + p_{nand} + 2p_{inv}) \simeq 21.6 t_{p0} \simeq 459ps.$$

- 3) La E_{dyn} può essere immediatamente stimata in base a quanto suggerito nel testo come

$$E_{dyn} = \alpha V_{DD}^2 (C_{in} + C_{xnor} + C_{I2} + C_{I1} + C_L) \simeq 7.67fJ$$

Per l'energia legata alla I_{off} ho bisogno dei dimensionamenti dei transistori negli invertitori, che sono

$$S_{n1} = \frac{C_{I1}}{(1 + \varepsilon)C_{M1}} \simeq 19.4 \quad S_{n2} = \frac{C_{I2}}{(1 + \varepsilon)C_{M1}} \simeq 5.7$$

Dette I_{OH} e I_{OL} la somma delle correnti statiche degli invertitori quando l'uscita del circuito è rispettivamente alta e bassa, avremo

$$I_{OH} = S_{n1} I_{off1} + \varepsilon S_{n2} I_{off1} \simeq 83.9nA I_{off1} \quad I_{OL} = \varepsilon S_{n1} I_{off1} + S_{n2} I_{off1} \simeq 104.4nA$$

e quindi la corrente media è $I_{avg}=(I_{OH} + I_{OL})/2=94.2 nA$. L'energia dovuta alle I_{off} dei transistori risulta quindi

$$E_{lkg} = 100 t_{p0} V_{DD} I_{avg} \simeq 0.20fJ$$

Riducendo la V_{DD} la E_{dyn} si riduce e t_{p0} aumenta, quindi il rapporto E_{lkg}/E_{dyn} aumenta sensibilmente.